# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04083371 A

(43) Date of publication of application: 17.03.92

(51) Int. Ci

H01L 25/065

H01L 25/07

H01L 25/16

H01L 25/18

H01L 27/00

(21) Application number: 02196230

(22) Date of filing: 26.07.90

(71) Applicant:

**TOSHIBA CORP** 

(72) Inventor:

MATSUNAGA JUNICHI

#### (54) SEMICONDUCTOR DEVICE


### (57) Abstract:

PURPOSE: To perform high integration, high speed and high performance by providing a second type board having a function for connecting a plurality of first type boards each having independent system function therebetween, and incorporating a semiconductor element or a sensor together with wirings in the second type board.

CONSTITUTION: A wafer containing silicon as a main content is, for example, used as a mounting board 1 of a second type board. The silicon wafer is used to accurately form an element, wirings 3 or a sensor by using a normal silicon technology. O ions are implanted in a high concentration in the silicon board 13, heat treated to form an SiO2 film 2 in the board, and a silicon layer 11 is provided on a surface layer. The layer 11 is made of single crystal, a diffused region is suitably formed therein, a gate insulating film, a polysilicon gate electrode, etc., are formed thereon, and a semiconductor device such as a memory, etc., is formed. A CPU, a memory, etc., are formed on the second type board, and are used for a high class microcomputer with a display for visualizing a calculated result, a

logic output to be output, on display means such as a liquid crystal display, etc., formed on the first type board.

COPYRIGHT: (C)1992,JPO&Japio



# 19 日本国特許庁(JP)

① 特許出願公開

#### □ 公開特許公報(A) 平4-83371

⑤Int. Cl. 5 -H 01 L 25/065 25/07

識別記号 庁内整理番号 **@**公開 平成 4 年(1992) 3 月17日

25/18

Α 7638-4M

7514-4M 301 B

7638-4M H 01 L 25/08 B

審査請求 未請求 請求項の数 4 (全6頁)

⑤発明の名称 半導体装置

27/00

願 平2-196230 ②特

22出 願 平2(1990)7月26日

@発

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

创出 株式会补東芝

神奈川県川崎市幸区堀川町72番地

· 個代 理 人 弁理士 猪股 祥晃 外1名

1. 発明の名称

半導体装置

## 2. 特許請求の範囲

① 独立したシステム機能を有する複数の第 1種基板と、この第1種基板間を互いに接続させ る機能を有する第2種基板とを備え、全体として システム機能を有する半導体装置において、前記 第2種基板は、配線とともに半導体素子もしくは センサを具備していることを特徴とする半導体装

② 請求項1に記載の半導体装置を複数個裁 置し、これらを互いに接続させる機能を有する第 3種基板を有する半導体装置。

(3) 前記第2種基板は、半導体基板上に終報 膜を介して形成された半導体層に前記半導体崇子 もしくはセンサが形成された事を特徴とする請求 項1に記載の半導体装置。

(4) -前記第2種基板に論理集積回路を形成し、 前記第1種基板に前記論理集積回路の出力を表示

する表示手段を形成した事を特徴とする請求項1 に記載の坐遺体粘層。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

本発明は、半導体装置、とくに、それぞれシ ステム機能を有する複数の基板を組合せた大規模 に集積された半導体装置に関するものである。

(従来の技術)

近年、半導体装置(デバイス)の発達は目覚 ましく、特に、シリコン基板を用いた半導体デバ イスの高集積化、高速化、高機能化には著しいも のがある。これらは、有名な「超小則」のルール に従って、おおよそ3年毎に0.6-0.7倍の輸小車 で半導体素子および配線の寸法を縮小化して実現 されている。その結果、1個のシリコン・チップ 上に集積される半導体素子の数も、おおよそ3年 毎に4倍づつ増加している。従って、メモリー・ デバイスであれば、記憶容量が4倍に、論選デバ イスであれば、機能がその分だけ増加している。

同時に、メモリのアクセス速度や論理演算速度も、 同様に高速化してきた。

しかしながら、現在のところ、大規模なシステムを1チップに集積してしまうほどには、まだ、加工技術が適していない。また、将来をみても、これまで展開に遺員してきた加工レベルが、今後、鈍化してくることも十分考えられる。そこで、通常、半導体チップを個々にパッケージに実装した。製品を1枚のプリント基板に多数実装し、さらに、そのプリント基板を敷牧重ねて、大規模システムを実現してきた。

しかしながら、このような方法では、

①システムが数枚のプリント基板で構成されるた め、システムサイズが大型になる。

②数枚のプリント基板の間を配線で接続するため、 配線の抵抗 R、 キャパシタンス C、 インダクタン ス L 成分が存在、信号波形の変化、すなわち、信 号の伝ばん遅延やレベル変動がおこり、システム の高速性、信頼性を劣化させる。

③数枚のプリント基板の間を配線で接続するため、

部品点数が増加し、工程数も増えるなど、完成工 期の長期化、コストの増大、信頼性の低下を招き 長い。

などの欠点がある。

また、ウェハ・スケール・インテグレーションという手法がある。その1つの手法として、1枚のシリコン・ウェハに複数の半導体デバイスを焼続させる配線も焼き付けて大規模システムをウェハ・サイズで実現させようという試み(これをモノリシックな手法という)がなされている。その例は、B.R.Elmer, W.E.Tchon, A.J.Denboer, R.Frommer, S.Kohyama, K.Hirabayashi, and I.Nojima, Fault Tolerant 92160 Bit Multiphase CCD Memory", 1977 IEEE Internatinal Solid-State Circuits Conference (ISSCC), Digest of Technical Papers, pp. 116-117, Fed. 1977.の論文の中に記載されている。

しかし、この場合でも、

①1枚のシリコン・ウェハに独立した機能を有する半導体デバイスが焼き付けられるため、それらのうち、1つでも不良の場合、シリコン・ウェハ全体が不良となる。従って、製造歩留りが悪くなり、製造コストが上がる。

②①の対策として、冗長性をもたせた回路を導入 する方法も既に提案されているが、本質的に①の 欠点を解決するものではない。

などの問題がある。

に示されている。

さらに、数種の負品シリコン・チップを1枚のシリコン・ウェハに実装してなる、ハイブリッドなアプローチも提案されている。その例は、M. I vabuchi, K. Ogiue, K. Nakamura, S. Nakagami, S. I somura, S. Kuroda, and S. Kawashima, "A 7 ns 128 K Multichip E C L R A M-with-Logic Module", I S S C C 87, Digest of Technical Papers, pp. 226-227, Fed. 1987.

このシリコン・ウェハ上にシリコン・チップを、

例えば、ハンダ・パンプで実装したハイブリッド な方法においても、

①この場合、実装基板であるシリコン・ウェハでは、配線のみが指面されているのみであるため、 特来、システム全体の信号伝搬速度が飛躍的に大きくなったとき、スキュー対策などで配線の引き 回しなどに制約がてでくる可能性がある。そのと き、設計の自由度を確保するため、半導体素子も この実装基板上に形成する必要が起こり得る。

②将来の高速化時代に対応して、実装基板上に配線以外に、半導体業子をも製造する場合、高速化のため、バルク・シリコンより高速性能が期待できる。いわゆるSOI構造の基板を用いる。

③将来の高速化時代に対応して、シリコンより高速の素子製造が可能な化合物半準体ウェハを使用する可能性がある。

②将来の実装基板では、多機能化、特にディスプレー機能を持たせることが必要となってくるが、 シリコン・ウェハ基板では大型パネルを製作する には制約があり、他の基板材料が必要となってく ぁ.

のまた、将来の超高速化時代に対応して発熱問題 を回避しなければならない。このため、実装基板 は放熱しやすいものでなければならない。

などの課題が将来のシステムの超高速化、多機能 化、小型化に向けて解決されなければならないと いった問題がある。

集積度を向上させるさらに有効な方策の一つイスを導体活性層を多層に積み重ねた構造にデバイスを集積である。2 次元元 集積回路に、回路の総督が 0.1 μ以下になると1 ギガ 細との記憶 素子になりすぎてしたの記憶 が 3 が 配線が 0.1 μ が 微細 化の で り で は と 思 様 が 0.1 μ が 微細 化 の 歴 乗 り の よ 近 変 を 上 げ る を 技 産 を し た が 歯 細 化 の 歴 乗 り な 後 後 で の よ カれ を と 上 げ る を 技 産 を 利用 し て い ま た で 様 の 信号伝達 は 極めて 高速に 行われ、また、 絶縁

層する方法、ウェハ・スケール・インテグレーション、ハイブリッドなウェハ・スケール・インテグレーション等の手法には、一長一知あり、高集 程化、高速度化、高機能化された半導体装置を製 浩する手段としては不十分であった。

本発明は、上記事情によってなされたものであり、新規な構造によって、高集積化、高速度化、高速能化された半導体装置を提供することを目的としている。

#### (発明の構成)

# (課題を解決するための手段)

本発明は、第1の発明は、独立したシステム機能を有する複数の第1種基板と、この第1種基板固を互いに接続させる機能を有する第2種基板を備え、全体としてシステム機能を有する半導体数量に関するものであり、前記第2種基板は、配線とともに半導体業子もしくはセンサを具備していることを特徴としている。また、第2の発明は、上記半導体装置を複数個裁量し、これらを互いに接続する機能を有する第3種基板を有することに

# (発明が解決しようとする鞣題)

以上述べたように、半導体装置の高集積化、高速度化、高機能化を求めて繊細化が進んでいても、今後微細化技術に限界が来ることは近い将来考えられることである。また、大規模集積手段として従来から知られている複数のプリント板を積

特徴がある。第1種基板には、たとえば、シリコンなどの安価で技術として確立している半導体チップを用いる。第2種基板は、シリコンなどの単体をつって、石英基板、ガラス基板、網もしくはでは、ガラス基板を主体をできません。のでは、大型板が関係を対したものでは、半導体を関係を対した。のでは、大型板が関係を対している。とを特徴としている。半導体が関が関が関係がある。この単結晶シリコンのはは、たとえば、公知のSIMOX

(Separation by Implanted Oxygen) 法によって形成される。

#### (作用)

本発明は、従来のウェハ・スケール・インテ グレーション技術の課題、特にハイブリッドな手 法によるウェハ・スケール・インテグレーション 技術の課題を解決するための手段として、主に、 複数の半導体チップの実装母体となる基板に対し て、改良がなされたものである。

すなわち、複数の半導体チップの高速性を十分 に生かすため、それらのチップが実装される基板 上に配線とともに半導体素子をも配置しようとい うもので、かつ、それらの素子が高速性を確保で きるように、或いは、配線の集積度を高めるため、 実装基板そのものを特別のものとする。例えば、 実装基板が半導体ウェハにすれば、特別の投影舞 光装置を用いれば配線や半導体表子のパターンを 簡単に焼き付けることができる。さらに、その半 導体ウェハが、例えば、いわゆる、SOI 構造の、 絶縁膜上に半導体成膜が設けられたものであれば、 その上に形成される半導体素子や配線に寄生する 客量を小さくすることができる。このことは、あ る半導体チップから配線や半導体楽子を通って他 の半導体チップへ信号が伝達される場合、その信 号伝搬の高速化を実現させる上で非常に有利であ る。また、SOT基板のシリコン厚が、例えば50

その基板の上に実装すればよい。この半導体チップはシリコン・チップでもGaAsチップでも、取いはこれらの組みあわせでもよい。SIMOX基板やGaAs基板は比較的高値なものであるが、SIMOXチップやGaAsチップのLSIを通常基板に実装するよりも、安価なシリコンチップを集積度の小さいSIMOX基板やGaAs基板に実装させる方が全体としては安価ですむ。

nm程度の確い薄膜SOI基板であれば、さらに高 波の半導体素子を製作することができる。SOI 構造の公知例の一つとしてSIMOX基板がある。 SIMOX構造は、シリコン基板に部分的に酸化 領域(SiOa)などの絶縁性領域を形成し、表面 またはその一部を括性領域として利用する方法で ある。イオン注入によりウェハの表面下数ミクロ ン程度の深さに酸素イオンを高濃度に打ち込み、 1000 C程度のアニーリングを施して埋込み酸化膜 (SiO<sub>2</sub>)を形成してSOI構造としたものであ る。酸素の代わりに窒素を用いることもある。そ の場合は、アニーリング温度は1200℃程度となる。 また、通常のシリコン基板でも、その基板上に設 けられた絶敏膜に多結晶シリコン膜を堆積させ、 その膜上に、例えば、NチャネルMOSFETの ような半導体素子を設けると、約100 cm²/V.sec のキャリア移動度のものが得られる。

さらに、高速性を追求するには、実装基板はシ リコンよりも化合物半導体ウェハがよい。例えば、 GaAsウェハを実装基板として、半導体チップを

半導体素子の高速化が期待できる。

(実施例)

実施例1

以下、図を参照して、本発明の一実施例を説明する。第1図と第2図は本発明の半導体装置の斜視図とそのA内の拡大したB-B'部分の要部断面図である。

ウェハ・スケール・インテグレーションを基本にしてイブリッド形のインテグレーションを基本にしての実施例では考えている。第1回のように、第2種基板である実装基板1に、例えば、シリコンを主体としたウェハを用いる。シリコン・テクノロジーを用いて、選子や配線3、吹いはセンサ(例えば、大電変換素子)などを通常のシリコン・デバイスを製作するときに用いる技術や装置を用いて特定よく形成することができる。ここでは、いわゆるSOI基板のウェハを示している。SOI構造でいる。SIMOX構造は、シリコン基板13中にOイ

オンを高濃度に注入し熱処理することにより基板中にSiO。膜12を形成し、表層部にシリコン層11を設ける。

「このシリコン月11に半導体業子、例えば、MO SFET31を形成する。シリコン暦11は単結品で あり、この中に拡散領域を適宜形成し、その上に ゲート絶象膜、ポリシリコンゲート電極などを形 成してメモリなどの半導体デバイスを形成する。 MOSFETを環膜シリコンのSTMOX基板 1 上に設けるとMOSPET下のシリコン層がすべ て空乏化するためキャリア移動度が厚膜時より高 くなる。つまり、高速の半導体素子が形成される。 この半導体掛子 (MOSFET) 31の電極からア ルミなどの配線32を引き出す。この配線局32と実 数される半導体チップ 2 とが接続される。接続の 方法は、第2因で示す機に、ハンダ・バンプ法で 行われる。半導体チップ2のパッド(図示せず) 上に設けられたハンダ・パンプによって、実装基 板のSIMOXウェハ上の配線32パッド部と位置 合せして接続する。第2図で示した半導体素子は、

特に、バイポーラ潔子など発熱を起こし易いものは半導体チップ2の中に形成しておくよりも、 実装基板1上に形成する方が好ましい。すなわち、 チップ内に形成すべき半導体素子を第2種基板に 移すことも可能である。

図では実装基板1にSIMOXウェハを使用したが、シリコンウェハや化合物半導体例えば
GaAsウェハでもよい。特に、GaAsなど化合物
半導体ウェハを用いた場合、光デバイスも製作できるため、半導体チップの電気的接続を光で行う、 光配線が可能となる。これは、配線間の結合容量 がないため、干渉がなく、配線としては好ましい。 とくに、GaAsの第2種基板にシリコンチップを 搭載した場合の両者間の配線によい。

さらに、実装基板に、石英板やガラス板を用い ることができる。

この場合、これらの基板上の大部分の半導体活性領域には、例えば、TFTのような光電変換素子を製作し、半導体チップを周辺に実装することになる。國像処理などの機能を持つ半導体チップ。

MOSFETのみならず、バイポーラ素子でもよ い。また、NチャネルMOSFETとPチャネル MOSFETから成るCMOS回路来子でもよい。 さらに、バイポーラとこのCMOSから構成され る、いわゆる BiCMOS回路楽子でもよい。ま た、四路妻子があらかじめ基本論理を構成したセ ル単位で複数個配置された、いわゆるゲート・ア レイやプログラマブル・ロジック・アレイでもよ い。これらの半導体素子は半導体チップ2を実装 基板1に実装する前に製作してもよいし、実装後 に製作してもよい。但し、実装後の場合は、熱工 程に制限が加わるため、低温プロセスが必要とな る。一般的には、半導体素子は実装前に製作して おき、配線のみ実装後に形成する。この様にして、 第2種基板に論理回路を主とするCPUやメモリ - 等を形成しておき、これから出力される計算額 果や論理出力等を第1種基板に形成した液晶ディ スプレーやプラズマディスプレー等の表示手段で 可視化した機なディスプレー付高級マイコン等に 利用する。

メモリ機能を持つ半導体チップなどを実装し、基板上に、前記光電変換素子などのセンサの他に、接続用配線(必要によっては透明な配線材料を用いる)を焼き付ければ、ディスプレイ機能を持ったシステムも製作できる。

この場合にも、辞膜SOI 基板の構造となるので、半導体素子の高速化も可能となり、高速画像処理のできる、ディスプレイ付システムが提供できる。

#### 実施例2

この実施例では、実装基板として第3種基板を用い、この基板に実施例1に示した半導体装置を複数搭載する。このような構成によっらにも発発化と多機能化は、実施例1よりさらでも良いでも良いでも良いでも良いでも良いでも良いでも良いでも良いである。 第1種基板として搭載される半導体チップを互いに異なる構造にすれば、その多機能性が一層増えた。第1種基板として搭載される半導体チップを増けた。第1種基板として搭載される半導体チップを増けた。第1種基板と、第1種基板は、第1種基板は、第1種基板は、第1種基板を有する

群膜 S O I 基板でも良いし、配線のみを有する基板でも良い。半導体ウエハ、石英基板、ガラス基板、アルミニウムまたは銅を主成分とした絶縁された金属基板等のなかから任意のものを第3種基板として選択することができる。この実施例2のような3 次元構造にすることにより、集種度の向上をさらに十分に維持することができる。

以上のように、本発明によれば、半導体装置の 3次元的な大規模集積の結果、高密度集積、高速 動作および多機能性が連成可能となる。3次元 税化によりチップ当りの消費電力/集積の低減や 配線遅延時間の大幅な短線が可能となる。建た、 素子の並行動作や固有速度の異なる素子の機能略 な使い分け、並列型理を効果的に実行する。 成の採用などにより、システム全体として高速度 化、高機能化をはかる設計が可能になる。

### [発明の効果]

本発明は、以上のように、接続機能を有する 第2種基板に半導体素子やセンサなど機能性を与 えたので微細化の限界を越えて高集積化が可能に 第1図は本発明の一実施例における半導体装置の斜視図、第2図は第1回に示した半導体装置の部分Aを拡大したB-B'部分の断面図である。

1…第2種基板(シリコンウェハ)、

2 … 第1 種基板 (半導体チップ)、


3 …半導体素子および配線、11 …シリコン澤層、

12…シリコン酸化膜、 13…シリコン、

21…チップ本体、 22…接続用バンプ、

31…MOSFET. 32…配線.

代理人 弁理士 猪 股 祥 晃 (ほか1名)



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成11年(1999)2月12日

【公開番号】特開平4-83371

【公開日】平成4年(1992)3月17日

【年通号数】公開特許公報4-834

【出願番号】特願平2-196230

【国際特許分類第6版】

H01L 25/065 25/07 25/16 25/18

[FI]

H01L 25/08 B 25/16 A

平 雑 雑 正 音(自発)

平成9年7月24日

特許疗長官 股

1. 事件の差录

特職学2-196280号 2. 飛句の名称

半導体強量

3. 補正をする者

(301)非式点丝 京芝

4. 代理人

₹105

双京都雅区此ノ門1-15-7

TG115ビル 潜設有許事務所内

**₩\$**2501-0082

(8713)弁理士 箱 股 詳 光



- 5. 額正の対象
- (1) 明報者の特許請求の顧問の義
- (2) 明被者の発現の詳細な説明の個
- 6、雑正の内容
- (1) 明日音の特許論文の配图を別紙の通り訂正する。
- (2) 明朝春期9頁第12行~第18行「本是明は、・・・を仲敬としている。」を改りように訂正する。

「本規明は、第1の発明は、独立したシステム機能を有する複数の第1額基板 と、<u>これら地域の第1数基項が同一定因上に支収され、</u>この第1額基契例を近い に<u>電気的に</u> 競技的とる機能を有する原2種基板とを含え、全体としてシステム機 能を有する半導体機能において、前記第2種基板は、記憶とともに単導体者予も しくはセンチを具備していることを特徴としている。」

\_\_\_\_ H

# (雑 氏)

#### 2. 特許技术の範囲

- (1) 独立したシステム機能を有する収数の第1報差収と、<u>これら複数の第1 製造収が同一金剛上に突続され、</u>この第1報差収回を近いに<u>電気的に</u>映映させる 機能を存する第2種重収とを促え、金体としてシステム論能を有する半導体機能 において、胸配別2被差収は、配場とともに半導体業子もしくはセンサを具備し ていることを母親とする単環体接近。
- (2) 増次項1に記載の半導体整度を複数係数値し、これらを互いに始続させる機能を有する第3種語度を有する半導体装置。
- (3) 前記策2種基板は、単導体基板上に範標膜を介して形成された単導体制 に前記単導体置子もしくはセンサが形成された事を仲敷とする財象項1に配数の 半導体数据。
- (4) 終記第2種高級に給理条数回路を形成し、資配第1種基板に削記論理条 数回路の出力を表示する変示学及を形成した事を作散とする情求項1に記載の事 等件基準。